Vertical FETs - vampiri ustaju iz mrtvih

[aparatusonitus]

Za ovu zadnju sliku ja bih rekao da gornji J-fet radi kao common source, a donji kao common drain (kako su mi do sada tumačili )

[ilimzn]

Ne, krivo, nisu ti tako tumacili. Opet gledas gdje je spojeno napajanje umjesto koja je elektroda tranzistora zajednicka za ulaz i izlaz.
Oba transzistora rade u spoju zajednickog source-a, kao sto je na onoj jednostavnoj shemi desna shema u spoju zajednickog source-a. Zasto? Zato jer je zajednicka elektroda tranzistora za ulaz i izlaz source. Ova zadnja shema je prakticnija izvedba desne sheme s transformatorom. U spoju zajednickog source-a je ulazni signal izmedju G i S, NEVEZANO sto se dogadja s naponima D-S. Na jednostavnoj shemi, konkretno, napon na source-u NE utice na napon izmedju G i S jer je sekundar trafoa i bias napon vezan dorektno G-S, i galvanski izoliran od svega drugoga. Tranzistor 'ne zna' da mu je drain spojen na napajanje pa bi trebao raditi kao slijedilo nego se samo ponasa po fizikalnim pravilima, pa sto ispadne.
U ovoj zadnjoj shemi, napon G-S se dobiva iz struje kroz MOSFET puta pad napona na otporu izmedju (ovo je kljucna stvar) G i S. Pretpostavljamo da radimo s idealnim ili idealiziranim elementima, sto za MOSFET konkretno znaci da struja kroz njega ne ovisi o naponu D-S na njemu, samo o naponu G-S. Radi toga, cinjenica da se source donjeg VFET-a 'sece' gore-dolje s izlaznim signalom ne mijenja struju kroz MOSFET i pad napona na otporu S-G tog VFET-a je ISKLJUCIVO odredjen tom strujom. 100% povratne veze svojstveno slijedilu (zajednicki drain) gdje se promjena napona na S VFETA direktno oduzima od Vgs, jer je zajednicka elektroda ulaza i izlaza drain (za AC), se ovdje ne dogadja, dakle niti jedan tranzistor u izlazu nije slijedilo. Ovdje treba dodati napomenu da JE moguce izvesti da oba rade kao slijedilo ali je poprilicno komplicirano u DC uvjetima radi biasa. Za nesto o tome pogledati tehniku OTL-a s cijevima, konkretno tzv. Futterman i inverse-futterman topologije.

Ako pretpostavimo da elementi nemaju razlike medju primjercima istog tipa, ovaj je sklop inherentno simetrican - ako zanemarimo postojanje ulaznih i povratnih kapaciteta, i sklop radi bes truje gate-a za izlazne VFET-ove.
U prvom slucaju kapaciteti predstavljaju problem u prethodnom stupnju, radi toga jer je hod napona na D driver MOSFET-a puno veci na lijevom MOSFET-u nego na desnom, konkretno veci za izlazni napon. Radi toga je 'miller efekt' lijeve strane znatno veci od desne. Problem se znacajno smanjuje kaskodiranjem driver stupnja, s time da tu ima finesa ovisno o tome na sto se bootstrapira kaskoda, i da li uopce.
Drugi izvor asimetrije se pojavljuje u radu u klasi A(B)2, sa strujom gate-a izlaznih VFET-ova, zato jer za gornji VFET struja G-S ide u pozitivno napajanje izlaznog stupnja, dok za donji ide u trosilo kroz izlaz. Radi toga takav izlazni stupanj uvijek moze malo vise 'povuci' nego 'pogurati', negativna je struja malo veca od positivne.

Jos jedna stvar koju je bitno uociti je opseg napona koji se moze ocekivati na VFET-ima i s time u vezi, potreban iznos napajanja VDP. Iz ovog prozilaze neke teskoce s relativno velikim iznosima napona i potencijalo struja (AB2), ali i pozeljnih karakteristika koje su medju poluvodicima jedino postizive s VFET-ima.
Prvo, koji god bias da odaberemo, znamo unaprijed da je minimalni napon (govorim o iznosu bez predznaka) nula za rad u klasi A(B)1, a samo malo veci - za jedan pad napona na diodi - za rad u klasi A(B)2. Tako ce napon G-S za gornji VFET biti VOP-Vdc, za donji VFET Vout-Vdc, gdje je Vdc napon propusno polarizirane diode G-kanal za maksimalnu struju G-kanal koju odaberemo. Donji VFET vuce izlaz prema naponu VON, sto znaci da je za donji VFET za ocekivati napon Vg=VON-Vdc kod maksimalnog izlaznog napona i struje. U svim ostalim slucajevima, naponi na G oba VFET-a su uvijek pozitivniji (podsjecam, govorimo o P kanalnim VFET-ima). A koliko maksimalno mogu biti pozitivni? Za dati pobudni stupanj, Vgs je maksimalno 2xVbias. Ovo izgleda isisano iz malog prsta ali nije tako. Driver je diferencijalno pojacalo,sto znaci da je maksimalna struja kroz bilo koji MSFET odredjena strujnim izvorom u 'repu' diferencijalnog para. U stanju mirovanja, struja lijeve i desne strane je jednaka i iznosi tocno pola struje strujnog izvora - ujedno ta struja na otporima Rgs stvara bias napon, sto znaci da je bias jednak (Rgs * Iccs)/2. A kako je maksimalna struja kroz jednu stranu diferencijala onda kada je kroz drugu nula, i iznosi Iccs, napon na Rgs je Rgs * Iccs - tocno dva puta vise od bias napona.
Iz ovoga odmah slijedi da ovakva topologija nije izvediva s elementima koji imaju nizak napon praga na ulazu u odnosu na napon za punu pobudu, osim ako se izlazni stupanj ne potjera u dovoljno velike struje time da je Ubias = Ufull/2. Kada bi izlazni tranzistori bili nekakav idealni MOSFET kojem je izlazna struja linearno ovisna o ulaznom naponu, ovakva topologija bi mogla jedino raditi u klasi A, jer nacin dobivanja pobudnog napona povlaci u tom slucaju da je Ibias = Imax/2.
Srecom ovdje su u uporabi VFET-i. VFET ima relativno malo pojacanje (mu) sto je ovdje relevantno s obzirom da oba rade u spoju zajednickog drain-a (ekvivalent zajednicke katode kod triode). Napon Vgs ce stoga biti tipicno istog reda velicine kao i izlazni napon, mozda jedva jedan red velicine razlike. I ne samo to - logika rada je obrnuta, cim veci pozitivni napon, to je struja mirovanja manja, i ktome ne sasvom linearno sto nam u ovom slucaju zapravo daje prednost - premda je potencijalno potreban relativno veliki pozitivan prednapon GS (opet podsjecam, govorimo o P-kanalnim VFET-ima), da se struja dovoljno smanji za rad u klasi AB, dvostruko veci pozitivan prednapon neproporcionalno smanjuje struju, tako da se niti jedan VFET nikada u potpunosti ne gasi, tj. nikada ne odlazi u cut-off, pa cak ni kada se suprotni u potpunosti 'upali'. Drugim rijecima, u stvarnosti NE postoji strogo definirani 'dead zone' odgovoran za preskocna izoblicenja. Premda (ovisno o odabranoj radnoj tocki...) prenosna karakteristika nije idealno linearna, ona je monotona simetricna funkcija niskog reda, sto istina stvara vecu kolicinu harmonika, ali su oni niskog reda, a preskocnih izoblicenja u klasicnom smislu za upotrebljive struje mirovanja nema. Ovakav izlazni stupanj vrlo lako inherentno radi u tzv. hiperbolickom modu, s mnogim znacajkama klase A unatoc tome sto je struja mirovanja niza od tipicno potrebnih pola maksimuma kod klasicne klase A.

[aparatusonitus]

U ovoj zadnjoj shemi, napon G-S se dobiva iz struje kroz MOSFET puta pad napona na otporu izmedju (ovo je kljucna stvar) G i S. Pretpostavljamo da radimo s idealnim ili idealiziranim elementima, sto za MOSFET konkretno znaci da struja kroz njega ne ovisi o naponu D-S na njemu, samo o naponu G-S. Radi toga, cinjenica da se source donjeg VFET-a 'sece' gore-dolje s izlaznim signalom ne mijenja struju kroz MOSFET i pad napona na otporu S-G tog VFET-a je ISKLJUCIVO odredjen tom strujom.

To onda znači da se treba potruditi naći izrazito linearne M-fet/V-mos ili BJT za drugi stupanj (imaš li iskustva sa ITT BD512/522, datasheet ne otkriva mnogo, nema krivulja, osim da se radi o komplementarnim V-mos?), jer krivulje Id/Vds su daleko od linernih?

100% povratne veze svojstveno slijedilu (zajednicki drain) gdje se promjena napona na S VFETA direktno oduzima od Vgs, jer je zajednicka elektroda ulaza i izlaza drain (za AC), se ovdje ne dogadja, dakle niti jedan tranzistor u izlazu nije slijedilo.

Kako izlazni V-fetovi nisu sljedilo, onda bi to značilo da se realizira i maleni gain kroz njih pa imamo u izlazu "triodno" pojačanje, što bi mi se trebalo zvučno svidjeti (Sony TA-4650/5650), usprkos manjem damping faktoru (što me ne brine)?

izvor asimetrije se pojavljuje u radu u klasi A(B)2, sa strujom gate-a izlaznih VFET-ova, zato jer za gornji VFET struja G-S ide u pozitivno napajanje izlaznog stupnja, dok za donji ide u trosilo kroz izlaz. Radi toga takav izlazni stupanj uvijek moze malo vise 'povuci' nego 'pogurati', negativna je struja malo veca od positivne.

To bi onda značilo nesimetrični clipping, ali pretpostavljam da nije nešto što bi trebalo biti zabrinjavajuće i nešto poduzimati oko toga?

Ostatak posta ću komentirati kad stignem, ako mi nešto ne bude jasno, radi se danas cijeli dan

[aparatusonitus]

Jos jedna stvar koju je bitno uociti je opseg napona koji se moze ocekivati na VFET-ima i s time u vezi, potreban iznos napajanja VDP. Iz ovog prozilaze neke teskoce s relativno velikim iznosima napona i potencijalo struja (AB2), ali i pozeljnih karakteristika koje su medju poluvodicima jedino postizive s VFET-ima.
Prvo, koji god bias da odaberemo, znamo unaprijed da je minimalni napon (govorim o iznosu bez predznaka) nula za rad u klasi A(B)1, a samo malo veci - za jedan pad napona na diodi - za rad u klasi A(B)2. Tako ce napon G-S za gornji VFET biti VOP-Vdc, za donji VFET Vout-Vdc, gdje je Vdc napon propusno polarizirane diode G-kanal za maksimalnu struju G-kanal koju odaberemo. Donji VFET vuce izlaz prema naponu VON, sto znaci da je za donji VFET za ocekivati napon Vg=VON-Vdc kod maksimalnog izlaznog napona i struje. U svim ostalim slucajevima, naponi na G oba VFET-a su uvijek pozitivniji (podsjecam, govorimo o P kanalnim VFET-ima). A koliko maksimalno mogu biti pozitivni? Za dati pobudni stupanj, Vgs je maksimalno 2xVbias. Ovo izgleda isisano iz malog prsta ali nije tako. Driver je diferencijalno pojacalo,sto znaci da je maksimalna struja kroz bilo koji MSFET odredjena strujnim izvorom u 'repu' diferencijalnog para. U stanju mirovanja, struja lijeve i desne strane je jednaka i iznosi tocno pola struje strujnog izvora - ujedno ta struja na otporima Rgs stvara bias napon, sto znaci da je bias jednak (Rgs * Iccs)/2. A kako je maksimalna struja kroz jednu stranu diferencijala onda kada je kroz drugu nula, i iznosi Iccs, napon na Rgs je Rgs * Iccs - tocno dva puta vise od bias napona.

Ako sam dobro razumio, onda bi za statičke uvjete to ovako otprilike izgledalo?

[ilimzn]

U ovoj zadnjoj shemi, napon G-S se dobiva iz struje kroz MOSFET puta pad napona na otporu izmedju (ovo je kljucna stvar) G i S. Pretpostavljamo da radimo s idealnim ili idealiziranim elementima, sto za MOSFET konkretno znaci da struja kroz njega ne ovisi o naponu D-S na njemu, samo o naponu G-S. Radi toga, cinjenica da se source donjeg VFET-a 'sece' gore-dolje s izlaznim signalom ne mijenja struju kroz MOSFET i pad napona na otporu S-G tog VFET-a je ISKLJUCIVO odredjen tom strujom.

To onda znači da se treba potruditi naći izrazito linearne M-fet/V-mos ili BJT za drugi stupanj (imaš li iskustva sa ITT BD512/522, datasheet ne otkriva mnogo, nema krivulja, osim da se radi o komplementarnim V-mos?), jer krivulje Id/Vds su daleko od linernih?

Pazi, linearnost je relativna stvar. Ovo je mozda i jedan od boljih primjera - u diferencijalnom sklopu se nelinearnosti parnog reda ponistavaju, dakle ako element u tom spoju sam po sebi ima primjerice kvadratunu karakteristiku, koja je itekako nelinearna, onda ce sklop ukupno biti linearan. Ne treba se zaustaviti samo na trivijalnom slucaju gdje ocekujemo 'idealno linearan' elemet za kojeg je po prirodi stvari i sklop linearan, to nije jedino rijesenje. Osim toga, kako sam spomenuo gore, i nelinearnosti imaju svojih cari

100% povratne veze svojstveno slijedilu (zajednicki drain) gdje se promjena napona na S VFETA direktno oduzima od Vgs, jer je zajednicka elektroda ulaza i izlaza drain (za AC), se ovdje ne dogadja, dakle niti jedan tranzistor u izlazu nije slijedilo.

Kako izlazni V-fetovi nisu sljedilo, onda bi to značilo da se realizira i maleni gain kroz njih pa imamo u izlazu "triodno" pojačanje, što bi mi se trebalo zvučno svidjeti (Sony TA-4650/5650), usprkos manjem damping faktoru (što me ne brine)?

Da, ali si zapravo promasio puno vecu poantu. Ovakas sklop s MOSFET-ima, bipolarcima ili pentodama ima ozbiljan problem da mu OLG ovisi direktno o opterecenju (Vout/Vin = Av = gm * Rload). A opterecenje je kompleksna impedancija zvucnika, ili, samo mreza otpora u povratnoj vezi. Av postaje kompleksan broj ovisan u principu o nepoznatoj velicini, sto ima ogromne poslijedice na stabilnost i nacine na koje se ona mora moci osigurati.
Sasvim je druga prica kod neceg sto ima triodne karakteristike, nekoliko redova velicine manji izlazni otpor i u spoju zajednickog sourcea (ili katode) i pojacanje ograniceno s mu. Unutrasnji otpor drasticno ogranicava uticaj reaktivnih komponenti na ukupno pojacanje a i modulom taj broj varira tipicno mozda ni za red velicine, dok je kod elemenata s pentodnom karakteristikom to lako i po 3-4 reda velicine (teoretski).

izvor asimetrije se pojavljuje u radu u klasi A(B)2, sa strujom gate-a izlaznih VFET-ova, zato jer za gornji VFET struja G-S ide u pozitivno napajanje izlaznog stupnja, dok za donji ide u trosilo kroz izlaz. Radi toga takav izlazni stupanj uvijek moze malo vise 'povuci' nego 'pogurati', negativna je struja malo veca od positivne.

To bi onda značilo nesimetrični clipping, ali pretpostavljam da nije nešto što bi trebalo biti zabrinjavajuće i nešto poduzimati oko toga?

Ne, zapravo, radi se o tome da se u jednom smjeru prenosna karakteristika naglo mijenja jer osim toga sto je inace uvinuta kod prelaska VFET_a u tzv. Beta-mod (*), ovdje u jednom slucaju struga G izlazio u trosilo, u drugom ne. TO se ipak dogadja samo u dosta ekstremnim uvjetima, kod tzv. strujnog clippinga, kad se trazi dovoljno velika struja da Iout * Rload <= Vsupply, G-S napon postaje pozitivan i VFET se ponasa slicnije bipolarnom tranzistoru (*) s Beta, koji je cak dosta velik na malim strujama G-S a pada s strujom, tipicno na oko 20 kad je struja G-S maksimalna. Pri tome se od Vgs=0 do Igs=Igsmax, Rdson smanji za preko reda velicine. Koliko je to problem u stvarnosti ovisi kako smo ogranicili Igs, o cemu vise u nastavku.

common_what3.gif (16.67 KiB) Pogledano 7820 put/a.

Evo par prakticnih primjera. Za oba su izvori napona spojeni u seriji kako bi bilo jasnije koji je napon veci ili manji u odnosu na druge. RL je naravno opterecenje, i dalje smatramo elemente relativno idealnima.

U lijevoj slici dodani su strujni izvori Ibias 2, koji mogu ali i ne moraju biti iste vrijednosti. Njihov je zadatak odvojiti struju kroz diferencijalni stupanj s MOSFETima s strujom potrebnom da na otporima G-S razvije odgovarajuci prednapon za VFET-ove. Time se postize i mogucnost da Vgs nije ogranicen na (0..Vbias*2), ovako moze biti i suprotnog predznaka (propusno polariziran G-S). Bit je ipak sto je struja kroz MOSFETove ista cime se moze radna tocka fleksibilnije postaviti u podrucje zeljene (ne)linearnosti.
Desna shema ima slijedila koja omogucavaju tjeranje poprilicnih ulaznih kapaciteta VFETa, i rad u klasi A(B)2 uz ogranicenje maksimalne struje G-S na onu koju diktira iznos strujnoh izvora Igmax.
Dodatno bi se relativno lako mogle implemetirati tzv. Baker Clamps, mreza dioda koja sprecava duboko zasicenje bipolaraca u slijedilima kako se ne bi pojavljivalo 'lijepljenje' izlaza na nivo clippinga.

[ilimzn]

Ako sam dobro razumio, onda bi za statičke uvjete to ovako otprilike izgledalo?
[/quote]

Nesto ne stima s slikom?

[aparatusonitus]

Da, ali si zapravo promasio puno vecu poantu. Ovakas sklop s MOSFET-ima, bipolarcima ili pentodama ima ozbiljan problem da mu OLG ovisi direktno o opterecenju (Vout/Vin = Av = gm * Rload). A opterecenje je kompleksna impedancija zvucnika, ili, samo mreza otpora u povratnoj vezi. Av postaje kompleksan broj ovisan u principu o nepoznatoj velicini, sto ima ogromne poslijedice na stabilnost i nacine na koje se ona mora moci osigurati.

A koja je formula OLG za sklop s triodnom karakteristikom na izlazu?

Sasvim je druga prica kod neceg sto ima triodne karakteristike, nekoliko redova velicine manji izlazni otpor i u spoju zajednickog sourcea (ili katode) i pojacanje ograniceno s mu. Unutrasnji otpor drasticno ogranicava uticaj reaktivnih komponenti na ukupno pojacanje a i modulom taj broj varira tipicno mozda ni za red velicine, dok je kod elemenata s pentodnom karakteristikom to lako i po 3-4 reda velicine (teoretski).

Ovo potcrtano mi nije jasno, koji modul (unutrašnji otpor/ukupno pojačanje= utjecaj reaktivnih komponenti)?

Ne, zapravo, radi se o tome da se u jednom smjeru prenosna karakteristika naglo mijenja jer osim toga sto je inace uvinuta kod prelaska VFET_a u tzv. Beta-mod (*), ovdje u jednom slucaju struga G izlazio u trosilo, u drugom ne. TO se ipak dogadja samo u dosta ekstremnim uvjetima, kod tzv. strujnog clippinga, kad se trazi dovoljno velika struja da Iout * Rload <= Vsupply, G-S napon postaje pozitivan i VFET se ponasa slicnije bipolarnom tranzistoru (*) s Beta, koji je cak dosta velik na malim strujama G-S a pada s strujom, tipicno na oko 20 kad je struja G-S maksimalna. Pri tome se od Vgs=0 do Igs=Igsmax, Rdson smanji za preko reda velicine. Koliko je to problem u stvarnosti ovisi kako smo ogranicili Igs, o cemu vise u nastavku.

Kad spominješ Beta-mod, da li se to vidi na I-V krivuljama V-feta kada mu krivulje iz triodne prelaze u pentodnu krivulju kao kod nekih, ili je to karakteristika svih i nema veze s I-V krivuljama?

[aparatusonitus]

common_what3.gif

U lijevoj slici dodani su strujni izvori Ibias 2, koji mogu ali i ne moraju biti iste vrijednosti. Njihov je zadatak odvojiti struju kroz diferencijalni stupanj s MOSFETima s strujom potrebnom da na otporima G-S razvije odgovarajuci prednapon za VFET-ove. Time se postize i mogucnost da Vgs nije ogranicen na (0..Vbias*2), ovako moze biti i suprotnog predznaka (propusno polariziran G-S). Bit je ipak sto je struja kroz MOSFETove ista cime se moze radna tocka fleksibilnije postaviti u podrucje zeljene (ne)linearnosti.

Ukratko, ako smo u poziciji da personaliziramo Ibias 2 za svaki izlazni V-fet zasebno, otvara nam se mogućnost da oba izlazna V-feta rade u manje-više istom režimu iako nisu posve identična u izlaznim karakteristikama?

Dodatno bi se relativno lako mogle implemetirati tzv. Baker Clamps, mreza dioda koja sprecava duboko zasicenje bipolaraca u slijedilima kako se ne bi pojavljivalo 'lijepljenje' izlaza na nivo clippinga.

Ako kojim slučajem izgubimo Ibias 2, možemo li išta napraviti kao (posljednju) liniju zaštite da nam Vgs ostane barem na napon preko 1 diode dok ne skužimo da nam je pretoplo u prostoriji

[ilimzn]

Da, ali si zapravo promasio puno vecu poantu. Ovakas sklop s MOSFET-ima, bipolarcima ili pentodama ima ozbiljan problem da mu OLG ovisi direktno o opterecenju (Vout/Vin = Av = gm * Rload). A opterecenje je kompleksna impedancija zvucnika

A koja je formula OLG za sklop s triodnom karakteristikom na izlazu?

Nije jednostavno, ali gledaj na to ovako, po triodnoj karakteristici. Da sad ne kompliciram, ovisi o struji mirovanja , ako pretpostavimo klasu B (sto je zapravo kod triode nemoguce na nacin kao kod npr. bipolarca jer su krivulje polozene), vrijedi ti formula pojacanja za jednu triodu unutrasnjeg otpora Rp i s datim mu. U klasi A, obje 'triode' rade u paraleli, mu ostaje konstanta, Rp se smanjuje na pola, dalje vrijedi ista formula. Stvar je u tome da j epojacanje jednako mu kad j eizlazni otpor beskonacan (vodoravni radni pravac). Pojacanje je jednako nula kad je kratak spoj (okomit radni pravac). U svim ostalim slucajevima Rp s optererecenjem cini otporno dijelilo.
Kod VFET-a o kojima pricamo mu je izmedju 5 i 15 cca (ovisno o tipu), i pojacanje se moze maksimalno kretati izmedju nula za kratak spoj i 5..15 za slucaj bez opterecenja.

Sasvim je druga prica kod neceg sto ima triodne karakteristike, nekoliko redova velicine manji izlazni otpor i u spoju zajednickog sourcea (ili katode) i pojacanje ograniceno s mu. Unutrasnji otpor drasticno ogranicava uticaj reaktivnih komponenti na ukupno pojacanje a i modulom taj broj varira tipicno mozda ni za red velicine, dok je kod elemenata s pentodnom karakteristikom to lako i po 3-4 reda velicine (teoretski).

Ovo potcrtano mi nije jasno, koji modul (unutrašnji otpor/ukupno pojačanje= utjecaj reaktivnih komponenti)?

Modul pojacanja (apsolutna vrijednost). Za nesto s pentodnim karakteristikama izlazni je otpor (rp) jako velik, teoretski beskonacno. Jednako velik je i mu, teoretski beskonacno kad bi krivulje bile posve polozene (vodoravne). Za taj slucaj vrijedi Av = gm * Rload, pri cemu je Rload taj koji je kompleksna impedancija (zvucnik) s reaktivnim komponentama koju unaprijed ne poznajemo. Kad bi gm i bio konstanta (sto nije) i uvijek realan broj (sto nije vec je i on kompleksan s reaktivnim komponentama tj. okretanjima faze radi konacne gornje granicne frekvencije i masu drugih parazitnih pojava), tada bi Av (dakle naponsko pojacanje) imalo 'preslikanu' reaktivnu komponentu opterecenja. Ako promatramo pojacalo kao crnu kutiju, kod odredjivanja stabilnosti sustava, trebalo bi predvidjeti sto se od tih reaktivnosti moze ocekivati (u prijevodu, svasta), kao i koje vrijednosti Av mozemo postici. Prijevod: nije jednostavno, i pojednostavljuje se ako sam izlaz ima neku lokalnu NPV koja to ukroti na neke normalne okvire.
No, cim smo dodali povratnu vezu, unutrasnji otpor pojacala postaje kompletno artifakt povratne veze, za taj iznos smanjen izlazni otpor 'pentodnog elementa'', o cemu treba voditi racuna. U odnosu na varijacije Av u opsegu nekoliko redova velicina kod pentodnih karakteristika, i mozda malo vise od jednog reda velicine kod triodnih karakteristika, rijesenje tog problema za triode je puno blize onom gdje su u izlazu slijedila (nota bene, triode imaju intrinsicni 'schade' u sebi pa je time pitanje lokalne povratne veze u izlaznom stupnju samo po sebi rijeseno). No kako se ne moze imati nesto za nista, triode opet nisu najbolje slijedilo, jer ih mu u tom slucaju ogranicava, ali opet, to nije neki drastican problem.

Usput, zaboravio sam napomenuti, Sony 4650/5650 striktno govoreci dobro skrivaju svoje VFET karakteristike s obzirom da su VFET-ovi zaopravo spojeni u neku vrstu CFP-a kojem je prvi i dominantni element par bipolarnih drivera.

Ne, zapravo, radi se o tome da se u jednom smjeru prenosna karakteristika naglo mijenja jer osim toga sto je inace uvinuta kod prelaska VFET_a u tzv. Beta-mod (*), ovdje u jednom slucaju struga G izlazio u trosilo, u drugom ne. TO se ipak dogadja samo u dosta ekstremnim uvjetima, kod tzv. strujnog clippinga, kad se trazi dovoljno velika struja da Iout * Rload <= Vsupply, G-S napon postaje pozitivan i VFET se ponasa slicnije bipolarnom tranzistoru (*) s Beta, koji je cak dosta velik na malim strujama G-S a pada s strujom, tipicno na oko 20 kad je struja G-S maksimalna. Pri tome se od Vgs=0 do Igs=Igsmax, Rdson smanji za preko reda velicine. Koliko je to problem u stvarnosti ovisi kako smo ogranicili Igs, o cemu vise u nastavku.

Kad spominješ Beta-mod, da li se to vidi na I-V krivuljama V-feta kada mu krivulje iz triodne prelaze u pentodnu krivulju kao kod nekih, ili je to karakteristika svih i nema veze s I-V krivuljama?

[/quote]

Ima veze ali taj dio krivulja ces rijetko vidjeti u dokumentaciji. Pogledaj temu s grafovima 2SK82 koje sam davno postavio. Kada G-S postane propusno polarizirana dioda, pojavljuje se struja gate-a i VFET se pocinje ponasati slicnije bipolarnom tranzistoru, krivulje postaju slicne 'losoj pentodi' na prvi pogled, no to je samo pitanje skale na kojoj se gleda. Kod VFET-a nagib krivulje iza koljena postaje onaj U-I karakteristike za Vgs=0V. Ono sto se razlikuje je pocetak - on postaje sve strmiji i iz tipicnog Rdson sa Vgs=0 prividni Rdson postaje sve manji s porastom struje gate-a, pri propisanom maksimumu postaje vrlo nizak, cesto 10-20 puta nizi. No, kao kod bipolarnog tranzistora, kod odredjene struje nastupa 'strujno zasicenje' i krivulja dobiva koljeno nakon kojeg nagib postaje jednak onom za Vgs=0. Kod VFET-a se to postize najcesce kod struja koje su iznad maksimalne dozvoljene (casto i puno iznad), dakle kod relativno malih napona Vds. No, kad se taj dio karakteristike pogleda na skali postizivih napona i struja, krivulje jako podsjecaju na bipolarni tranzistor, i postoji odnos beta=Id/Ig koji pada s porastom Ig. U stvarnosti radi iznosa struje to j emoguce vidjeti jedino impulsnim mjerenjem na traceru, u normalnim uvjetima gdje su struje manje od dozvoljenih upotrebljivo ostaje samo zmanjenje Rdson.
Bitna razlika je da taj element unatoc takvim krivuljama ne radi s manjinskim nosiocima pa niti nema probleme sakupljanja naboja (osim reverse-recovery-ja G-S diode), I ne pokazuje karakteristike sekundarnog proboja. Zanimljivo je da su razliku od ostatka svijeta cini se samo Rusi razvijali VFET-ove koji rade iskljucivo u tom modu, tj. s niskim naponima Vgs su u potpunom zapiranju, njihov naziv za to je P-SIT. Komercijalizirali su ga na vlastitom trzistu kao zamjenu za visokonaponske sklopne bipolarce ekvivalentne evropskim tranzistorima serije BUxxx, s tim razlikom da su nesto brzi i nemaju sekundarni proboj, sto je uz atipicni pad beta s porastom struje jedini nacin da ih se razlikuje od bipolarca.

[ilimzn]

common_what3.gif

U lijevoj slici dodani su strujni izvori Ibias 2, koji mogu ali i ne moraju biti iste vrijednosti. Njihov je zadatak odvojiti struju kroz diferencijalni stupanj s MOSFETima s strujom potrebnom da na otporima G-S razvije odgovarajuci prednapon za VFET-ove. Time se postize i mogucnost da Vgs nije ogranicen na (0..Vbias*2), ovako moze biti i suprotnog predznaka (propusno polariziran G-S). Bit je ipak sto je struja kroz MOSFETove ista cime se moze radna tocka fleksibilnije postaviti u podrucje zeljene (ne)linearnosti.

Ukratko, ako smo u poziciji da personaliziramo Ibias 2 za svaki izlazni V-fet zasebno, otvara nam se mogućnost da oba izlazna V-feta rade u manje-više istom režimu iako nisu posve identična u izlaznim karakteristikama?

Da ali to samo rijesava staticku nejednakost, dinamicka je promjena (preslikavanje razlike struje diferencijala u Vgs VFET-a) odredjena iznosom otpora G-S za svaki VFET. Pozeljno je ipak barem donekle selektirati VFET-ove sto j ei Yamaha radila, dolazili su u parovima. Moguce je svakako napraviti jedan od otpora Rgd promijenjivim, tako da se moze podesiti u nekim suvislim granicama manji ili veci od fiksnog Rgs za drugi VFET, cime bi se dobila mogucnost podesavanja i dinamickog balansa.

Dodatno bi se relativno lako mogle implemetirati tzv. Baker Clamps, mreza dioda koja sprecava duboko zasicenje bipolaraca u slijedilima kako se ne bi pojavljivalo 'lijepljenje' izlaza na nivo clippinga.

Ako kojim slučajem izgubimo Ibias 2, možemo li išta napraviti kao (posljednju) liniju zaštite da nam Vgs ostane barem na napon preko 1 diode dok ne skužimo da nam je pretoplo u prostoriji

Ako isopadne Ibias 2, bias ide u smjeru smanjenja struje. Ibias 2 se oduzima od (Ibias 1/2) cime povecanje Ibias 2 smanjuje prednapon. Problem je Ibias 1, bez kojeg nema uopce prednapona ili je, uz postojanje Ibias 2 stovise i pozitivan. Srecom, VFET u ovom modu vrlo efikasno pregara osigurace jer je po defaultu u modu minimalne moguce disipacije i minimalnog Rdson. Naravno da niti jedan ozbiljan konstruktor nece racunati s time s obzirom na nenabavljivost VFET-ova, nego ce implementirati propisno sekvenciranje napajanja i zastitu

Ono sto nisam napisao za shemu je da ovako slozeno omogucava odabir visih struja Ibias 1 nego sto je potrebno za razvijanje zeljenog hoda Vgs izlaznih VFET-ova. Ovo je vrlo pozeljno jer se MOSFET-i tipicno ponasaju sve linearnije kako struja Id raste. To se moze interpretirati na dva nacina, ili idejom da se poveca Ibias 1 dok se ne dodje u zeljeno podrucje (ne)linearnosti MOSFETa (pise 'ne' jer je recimo od interesa dio gdje je krivulja gm najbliza kvadratnoj), ili smanjivanjem MOSFETa tako da se taj efekt postize na manjim strujama. Ovaj je drugi pristup svakako pozeljniji jer smanjuje i razne parazitne kapacitete, no limitira raspolozivu disipaciju. Iz toga slijedi da ce driver stupanj u praksi mora biti kaskoda, kako bi se minimizirali svi kapaciteti, MOSFETi koji osiguravaju pojacanje bili relativno mali i time dovedeni u linearnije podrucje rada svecim strujama zahvaljujuci konstantnom i relativno niskom Vds odredjenim kaskodiranjem, a kaskodni MOSFETi relativno visokonaponski s vecom dozvoljenom disipacijom.