Koliko vidim OK, malo je sitno

Par napomena... osobno bi izbacio source otpore na VFET-ovima. Da bi se uparili trebalo bi staviti ogromne vrijednosti, sto bi posve pokvarilo vec i ovako relativno velik izlazni otpor (vodi racuna da je to sve reda ohma, strmina je relativno mala u odnosu na MOSFET) (* ako je ideja ocitavati struju na njima, to treba staviti drugdje, u drain).
Drugo, oprez sa bootstrap-om drugog stupnja s izlaza, valni oblik je poprilicno razlicit od onog sa strane strujnog izvora.
Trece, VFET je kao i trioda, element kojem su svi pinovi ulaz. Bitna napomena radi razumijevanja rijesenja u Yamahi B1 - sva su napajanja stabilizirana, ukljucivo izlaznog stupnja! Jedino u tom slucaju se tako mzoe izvesti biasiranje kao sto je na shemi, u protivnom treba napraviti kompenzaciju biasa prema naponu napajanja izlaznog stupnja, sto bas nije lako izvesti (moze se nesto pojednostaviti ako se ne dozvoli izlazu da ide u klasu A(B)2. ). Gornja napomena za mjerenje izlazne struje ili struje mirovanja, u originalu je to prepusteno, uz funkciju zastite i zakasnjelog ukljucivanja nakon sto se uspostavi prednapon za izlazni stupanj, stabilizatoru napona za izlazni stupanj.
Cetvrto, vjerojatno greska u crtanju, kolektor drivera za donji VFET ne moze biti spojen na izlaz jer je prednapon pozitivan sto znaci da ce baza biti na znacajno vecem potencijalu od izlaza, i time kolektora. NEmoj ga spojiti na pozitivno napajanje izlaznog stupnja, u tom slucaju kod clippinga u pozitivnom smjeru donji VFET ostaje bez prednapona, poslijedice mozes i sam zakljuciti
